CRYSTEK CMOS OSCILLATOR CRYSTAL，世界级一流的供应商Crystek公司，致力于走在技术的最前沿，并通过自身的努力，不断为广泛应用市场提供高质量低成本的石英晶体振荡器产品，随着自身的实力增长，开始针对振荡器产品进行深入探究，并将自身的知识分享于网络之中，在为用户提供价值的同时，不断打磨自身的产品，使得其能够成为受欢迎的供应商，也能源源不断为行业提供更多优秀的产品。

大多数IC带有内置进口晶体振荡器电路采用Gated-Pierce设计，其中振荡器是围绕单个CMOS反相门构建的。对于振荡器的应用这通常是一个单一的反相包括一个P通道和一个N通道的级增强型MOSFET，更常见在数字世界中，作为一个无缓冲逆变器（见图。1） 。可以使用缓冲逆变器（通常包括三个串联的P-N MOSFET对），但是数千的相关收益将导致可能不太稳定的成品振荡器。

一个实用的振荡器电路如图2所示包括所述未缓冲反相器、两个电容器，两个电阻器和石英晶体。了解如何该振荡器工作CMOS反相门必须被视为具有增益、相位和传播延迟约束，而不是作为逻辑设备使用1和0。

图3显示了直流传输特性（Vin与。Vout）和未缓冲的DC偏置点线HCMOS逆变器74HCU04。在3.3V和1M? 对于Rf，逆变器将与其输入和输出一起放置电压约为1.65V。这种逆变器现在被认为是在其线性区域中被偏置。输入的微小变化电压将被增益放大，并显示为输出电压的变化较大。

图4显示了一组典型的开环增益曲线相同的74HCU04。在3.3V时，逆变器的增益为20（26 dBV）从DC到2MHz，具有3dB衰减频率为8.5MHz，并且看起来仍然具有增益超过100MHz。

为了将这种偏置反相门用作振荡器，它必须具有足够的增益克服了反馈网络的损耗（图中的C1、C2、Rlim和石英晶体。2） ，振荡频率下的负电阻足以超过晶体等效串联电阻，以及整个电路周围的相移360度。人们很容易想到这种74HCU04逆变器可以用来制造工作频率超过100MHz的振荡器，因为它在3.3V时有足够的增益，但实际上由于各种振荡器环路周围的相移。CRYSTEK CMOS OSCILLATOR CRYSTAL.
该电路的分析很难概括，因为它非常依赖于家族所使用的CMOS门以及该特定CMOS家族的内部构造。全部的CMOS反相门具有输入电容、输出电容和输出“电阻”和传播延迟，所有这些都会影响C1、C2和Rlim的选择如图2所示，并最终确定有源晶振的较高工作频率。选择偏置电阻器Rf通常在1M之间? 和10M, 降低一个值将有效出现在水晶上，并可能导致水晶在杂散或泛音频率。
考虑一个ESR为15的20MHz晶体, 3pF的C0，需要负载电容为20pF，晶体功耗约为100µW。
从20pF的期望负载电容开始，这可以近似为C1+栅极输入电容（1至5pF是典型值）与C2串联。C1的比率至C2将影响增益和晶体功率耗散。一个好的起点是C1≈C2。为了增加环路增益（并降低晶体功耗），使C1＜C2。这对于负载电容为20pF，栅极具有~3pF的输入电容。

我们已经证明，偏置74HCU04逆变器具有高达100MHz的足够增益在3.3V，所以我们需要考虑360°相移的产生振荡器。大门已经180度了由于是一个逆变器，但我们必须添加计算由于其传播延迟引起的相移和由于事实上，我们的工作超出了门平面增益与频率的曲线部分图4。
由传播延迟引起的相移计算如下：-

相移=传播延迟*工作频率*360°

工作频率引起的相移计算如下：-

Phase Shift = Tan-1(Fosc / F3dB) 

对于这种20MHz的设计，这相当于35°对于传播延迟和67°对于工作频率。剩下的72°由Rlim+反相门产生输出‘电阻’和包括C1、C2和石英晶体的PI网络。是的通过反相门的附加相移，设置上工作该设计的频率限制。
如果没有，检查所选设计的“好坏”也是几乎不可能的专业测试设备。一种检查“良好性”的方法是监测反相门的输入和输出。这将需要一个高带宽示波器和一个专门的探测器。普通x10示波器探头将有一个输入阻抗约为10 M? 与10pF并行。10米? 将形成直流电位带1M的分压器接地? 将改变时钟晶体振荡器偏置的偏置电阻器Rf指向测量逆变器输入时，10pF将直接出现在C1两端使C1＝43pF而不是设计的33pF的波形。在示波器将完全无效（并且很可能探针将停止振荡器无论如何都无法工作）。示波器探头的更好选择是“活动”或“FET”探针，探针尖端内置高输入阻抗缓冲器。输入“有源”探头的阻抗通常>10M? 与<2pF平行，但与以前一样在探测振荡器时必须考虑使用该探针的效果。对于这种设计，所需的波形（假设使用了合适的探针改变振荡器的工作条件）是一个不失真的3.3V CMOS 20MHz正方形逆变器输出的波形和1V至3V pk/pk的干净20MHz正弦波（叠加在1.65V偏置点上）。输入很重要波形pk/pk值总是小于逆变器电源（Vdd），以防止
输入限制在输入保护二极管上。
实际的Crystal功耗不能用示波器探头测量因为晶体两端的电压和通过晶体的电流不同相。这是由于20pF的设计负载电容要求晶体工作频率下的电感（非电阻）。假设实际晶体电流可以测量（使用高带宽、超低电感的交流电流探针例如），那么仍然没有办法确定实际的晶体功率耗散因为电路中的晶体“电阻”仍然未知。水晶制造商通常会指定最大ESR（等效串联电阻）和最大静态电容（C0）。在上述设计中，这些数字约为50? 和~7pF分别地实际ESR可能低至2? Co低至1pF，更多典型值为15? 和3pF。
“电路内电阻”（Re）的方程式计算如下：-

Re = Resr (1+ C0/Cl) 2 

在我们的设计中，Cl是20pF的负载电容，但Resr和C0是未知的，除非在晶体形成之前，它们是在专门的晶体阻抗计上测量的用于电路中。